PCB设计:印制电路板电镀和蚀刻质量问题分析
PCB加工之蚀刻质量及先期问题分析
对蚀刻质量的基本要求就是能够将除抗蚀层下面以外的所有铜层完全去除干净,止此而已。从严格意义上讲,如果要精确地界定,那么蚀刻质量必须包括导线线宽的一致性和侧蚀程度。由于目前腐蚀液的固有特点,不仅向下而且对左右各方向都产生蚀刻作用,所以侧蚀几乎是不可避免的。
侧蚀问题是蚀刻参数中经常被提出来讨论的一项,它被定义为侧蚀宽度与蚀刻深度之比,称为蚀刻因子。在印刷电路工业中,它的变化范围很宽泛,从1:1到1:5。显然,小的侧蚀度或低的蚀刻因子是较令人满意的。
蚀刻设备的结构及不同成分的蚀刻液都会对蚀刻因子或侧蚀度产生影响,或者用乐观的话来说,可以对其进行控制。采用某些添加剂可以降低侧蚀度。这些添加剂的化学成分一般属于商业秘密,各自的研制者是不向外界透露的。至于蚀刻设备的结构问题,后面的章节将专门讨论。
从许多方面看,蚀刻质量的好坏,早在印制电路板进入蚀刻机之前就已经存在了。因为印制电路加工的各个工序或工艺之间存在着非常紧密的内部联系,没有一种不受其它工序影响又不影响其它工艺的工序。许多被认定是蚀刻质量的问题,实际上在去膜甚至更以前的工艺中已经存在了。对外层图形的蚀刻工艺来说,由于它所体现的“倒溪”现像比绝大多数印制电路板工艺都**,所以许多问题较后都反映在它上面。同时,这也是由于蚀刻是自贴膜,感光开始的一个长系列工艺中的较后一环,之后,外层图形即转移成功了。环节越多,出现问题的可能性就越大。这可以看成是印制电路生产过程中的一个很特殊的方面。
从理论上讲,印制电路进入到蚀刻阶段后,在图形电镀法加工印制电路的工艺中,理想状态应该是:电镀后的铜和锡或铜和铅锡的厚度总和不应**过耐电镀感光膜的厚度,使电镀图形完全被膜两侧的“墙”挡住并嵌在里面。然而,现实生产中,全世界的印制电路板在电镀后,镀层图形都要大大厚于感光图形。在电镀铜和铅锡的过程中,由于镀层高度**过了感光膜,便产生横向堆积的趋势,问题便由此产生。在线条上方覆盖着的锡或铅锡抗蚀层向两侧延伸,形成了“沿”,把小部分感光膜盖在了“沿”下面。
锡或铅锡形成的“沿”使得在去膜时无法将感光膜彻底去除干净,留下一小部分“残胶”在“沿”的下面。“残胶”或“残膜”留在了抗蚀剂“沿”的下面,将造成不完全的蚀刻。线条在蚀刻后两侧形成“铜根”,铜根使线间距变窄,造成印制电路板不符合甲方要求,甚至可能被拒收。由于拒收便会使PCB的生产成本大大增加。
另外,在许多时候,由于反应而形成溶解,在印制电路工业中,残膜和铜还可能在腐蚀液中形成堆积并堵在腐蚀机的喷嘴处和耐酸泵里,不得不停机处理和清洁,而影响了工作效率。
作为一个电子人,我们平时需要和不同的电路接触,但有一些电路图是经典的,值得我们永远记住的。
电路用在各种ADC之前的Sample电路,可以让ADC实现rail to rail的input,sample电路的工作电压**过Vdd,较大的减少了了setting time,而且几乎没有reliability的问题。电路里没有任何一个器件是可以被减少或者改变位置的。此电路直接使得ADC的发展往前跃进了一大步,现在已经几乎成为除ΔΣ之外各种ADC的标配,成为历史上较经典的模拟电路之一。当然,电路原理一眼看去也不是很好理解。
一个神奇的电流源
输入‘任意’电流。(引号的意思是,合理大小的任意电流值), 输出都大约会是2*ln8*Vt/R。
工作原理如下:
每个时钟沿,比较器对电容上的电压和地作比较, 由此结果来决定下一个电容是否接入电路。
实质上就是用二分法来逼近个未知电压。
switch cap 的CMFB
仅仅4个电容加6个开关就实现了CMFB,非常简洁,且几乎不会影响OPAM本身像output swing,gain之类的spec,非常高效。
Data Weighted Averaging
基本思想是快速遍历DAC中的每一个电流元从而减少电流元mismatch对ADC信噪比的影响,仅仅通过几个简单的数电模块就实现对电流元mismatch的first order noise shaping,非常巧妙。
**的H桥电路
驱动电机正反转,妥妥的好用而且实惠,买一块驱动芯片的钱够自己搭十个桥了。而且用市场上较常见的三极管就能搞定,功率稍大的,换成MOS管就行了。