L4979D013TRFPGA P14C5E

源同步输入/输出接口
· 输入/输出单元包含DDR寄存器
· Generic DDR
高性能，灵活的输入/输出缓冲器
· 可配置支持以下单端标准
· LVTTL、LVCMOS (3.3/2.5/1.8V/1.5/1.2V)
· PCI
· SSTL 3.3V and 2.5V (Class I and II)
· SSTL 1.8V and 1.5V (Class I)
· HSTL 1.8V and 1.5V (Class I)
· 通过配置支持以下差分标准
· LVDS，Bus-LVDS，MLVDS，RSDS，LVPECL
· 支持热插拔
· 可配置上拉/下拉模式
· 片内100欧姆差分电阻
· 可配置施密特触发器，0.5V迟滞

时钟资源
· 16路全局时钟
· 针对高速I/O接口设计的2路IOCLK
· 优化全局时钟的2路快速时钟
· 多功能PLLs用于频率综合
· 支持7路时钟输出
· 分频系数1到128
· 支持5路时钟输出级联
· 动态相位调节

灵活的逻辑结构
· 19600个 LUTs，用户IO数量从71到193个
低功耗器件
· 先进的55nm低功耗工艺
· 静态功耗低至5mA
支持分布式和嵌入式存储器
· 支持156 Kbits分布存储器
· 支持1 Mbits 嵌入块存储器
· 嵌入块存储器容量9 Kbits，可配置为真双口，8Kx1到512x18模式
· FIFO控制逻辑
· 嵌入块存储器容量32 Kbits，可配置为真双口，可设置为2K*16或4K*8
可配置逻辑模块(PLBs)
· 优化的的LUT4/LUT5组合设计
· 双端口分布式存储器
· 支持算数逻辑运算
· 快速进位链逻辑
源同步输入/输出接口
· 输入//输出单元包含DDR寄存器
· Generic DDRx1
· Generic DDRx2
高性能，灵活的输入/输出缓冲器
· 可配置支持以下单端标准
· LVTTL、LVCMOS (3.3/2.5/1.8V/1.5/1.2V)
· PCI

高性能，灵活的输入/输出缓冲器
· 可配置支持以下单端标准
· LVTTL，LVCMOS(3.3/2.5/1.8V/1.5/1.2V)
· PCI
· 可配置支持以下差分标准
· LVD，Bus-LVDS，MLVDS，RSDS，LVPECL
· BANK 0 和 2 支持 True LVDS 输出，所有 BANK 均支持单端和差分输入
· 支持热插拔
· 片内100欧姆差分电阻
.可配置支持上拉下拉模式
.兼容5V输入